Copy of s09

Ders Notlarının Creative Commons lisansı Feza BUZLUCA’ya aittir.
Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/
Sayısal Devreler (Lojik Devreleri)
SAYISAL ELEMANLARIN İÇ YAPILARI
Sayısal tümdevrelerin gerçeklenmesinde çeşitli tipte transistörler kullanılır.
İlk olarak bipolar tipteki transistörler tanıtılacaktır.
Bipolar Transistör:
Sayısal tümdevrelerde transistörler bir anahtar elemanı olarak kullanılırlar.
Bu nedenle transistörler ya iletimde (anahtar akım iletiyor) (ON) ya da kesimde
(anahtar akım iletmiyor) (OFF) bulunurlar.
Bipolar transistörün iletimde olduğu duruma transistör doymada (saturated)
denir.
Transistör kesimde (OFF) Transistör doymada (ON)
Bipolar Transistör:
VBE < 0.6V
VBE ≥ 0.6V
C Kollektör
Baz
C
C
Ic
Ic>0
Ic=0
B
B
B
Ib
+
Ie =Ib +Ic
VBE <0.6V
E
RCE(sa t )
VCE(SAT)
=0.2V
+ Ib>0
Ib=0
−
Emetör
VBE =0.6V
Ie=0
E
−
Ie =Ib +Ic
E
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.1
Sayısal Devreler (Lojik Devreleri)
Bir Tümleme kapısının transistör ve dirençle gerçeklenmesi
IN
VOUT
VCC = 5V
OUT
5.0V VCC
3.6V
R2
VOUT
R1
Q1
VIN
0.2V VCE(sat)
Devrenin eşdeğeri:
VCC = +5 V
VCC =+5 V
a)
LOW
0.8V
HIGH
2.0V
VIN
b)
Rc
IO
R
VOUT
VOUT
VIN
VOUT =VCC - RC*IO
VIN=LOW
Anahtar açık
(OFF)
http://akademi.itu.edu.tr/buzluca
VOUT=HIGH
VIN
VIN=HIGH
Anahtar kapalı
(ON)
VOUT=LOW
IO
R
CEsat
<50 Ω
VCEsat
≈0.2V
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.2
Sayısal Devreler (Lojik Devreleri)
TTL (Transistör- Transistör) Lojiği Ailesi
Bipolar transistörler ve dirençler kullanılır.
Günümüzde sayısal devreler büyük ölçüde TTL yerine CMOS teknolojisi ile
gerçeklenmektedir.
Laboratuvarlarda hala TTL elemanlarla karşılaşmanız mümkün olduğundan bu ailenin
elemanlarının da temel özellikleri ele alınacaktır.
VCC=+5 V
Örnek: İki girişli TVE bağlacı
R1
R2
R4
Q3
A
Q2
Girişler
B
Q1
Z Çıkış
Q4
R3
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.3
Sayısal Devreler (Lojik Devreleri)
TTL Çıkış Katının Çalışması
VCC=+5 V
R
Çıkışın lojik 0 (LOW) olması için Q4 iletimde, Q3
kesimde olur.
Bu durumda bağlacın çıkışından içeriye doğru IOL akımı
akar.
VOL = VCE(Q4) + IOL* RQ4
IOH
Çıkışın lojik 1 (HIGH) olması için Q3 iletimde, Q4
kesimde olur.
Bu durumda bağlacın çıkışından dışarıya doğru IOH akımı
VO (Çıkış) akar.
Q3
VOH = VCC – (VCE(Q3) + IOH* (R+RQ3))
Q4
IOL
Hem Q3 hem de Q4 kesimde olursa çıkış yüksek
empedans (high Z) konumunda (3. konum) olur.
Bu durumda bağlacın çıkışından akım akmaz ve bağlaç
bağlandığı hattan yalıtılmış olur.
TTL elemanlar için VOL(MAX) = 0.4V
VOH(MIN) = 2.4V
TTL ailesinde değişik tipte elemanlar vardır (LS,ALS,L, F gibi). Bunların her biri
için akım değerleri farklıdır. Bu değerler kataloglardan öğrenilebilir.
http://akademi.itu.edu.tr/buzluca
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.4
Sayısal Devreler (Lojik Devreleri)
TTL Ailesi Lojik Gerilim Düzeyleri
Soyut lojik elemanlar (VE, VEYA vs.) ikili sayıları (0 ve 1) işlerler.
Ancak gerçek lojik devreler elektriksel işaretleri, örneğin gerilim düzeyi, ile
çalışırlar.
Her lojik ailenin lojik 0 ve lojik 1 olarak kabul ettikleri gerilim düzeyi aralıkları
vardır. Bu aralıklar birbirleri ile örtüşmezler.
TTL devreler 5 voltluk gerilim kaynağı ile beslenirler (Vcc=5V).
Standart bir TTL elemanın lojik gerilim düzeyleri:
5.0V
VCC
VOHmin: HIGH konumundaki bir elemanın çıkışında
oluşan en küçük gerilim değeri.
HIGH
VIHmin: Bir elemanın girişinde HIGH olarak kabul
edebileceği en düşük gerilim değeri.
2.4V
2.0V
VOHmin
VIHmin
VILmax: Bir elemanın girişinde LOW olarak kabul
edebileceği en yüksek gerilim değeri.
VILmax
VOLmax: LOW konumundaki bir elemanın çıkışında
oluşan en yüksek gerilim değeri.
ABNORMAL
0.8V
LOW
0.4V
0.0V
VOLmax
GND
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.5
Sayısal Devreler (Lojik Devreleri)
TTL Çıkış Yelpazesi (Fan Out)
Bir lojik bağlacın çıkışı diğer lojik bağlaçların girişlerine bağlanmaktadır.
Akım olaylarından dolayı bir elemanın çıkışına bağlanabilecek eleman sayısı (çıkış
yelpazesi) sınırlıdır.
TTL elemanların girişleri transistörlerin emetörlerinden oluşmaktadır.
Çıkış LOW olduğunda:
VCC=+5 V
VCC=+5 V
VCC=+5 V
VCC=+5 V
R1
R1
R1
R
IIL
IIL
Bu akımların toplamı diğer
elemanın çıkışı tarafından
yutulmaktadır.
IIL
Q3
IOL < ΣIIL
VOL
Q4
IOL
Girişi LOW olan elemanların girişinden dışarıya
doğru IIL akımı akar.
IOL akımı çok artarsa VOL = VCE(Q4) + IOL* RQ4 bağıntısından
da anlaşıldığı gibi VOL de artar ve lojik ‘0’ olarak kabul
edilen gerilim değeri aşılır.
VOL < VILmax koşulu sağlanmalıdır.
http://akademi.itu.edu.tr/buzluca
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.6
Sayısal Devreler (Lojik Devreleri)
Çıkış HIGH olduğunda:
VCC=+5 V
VCC=+5 V
VCC=+5 V
VCC=+5 V
R
R1
R1
R1
IOH
IIH
IIH
Girişi HIGH olan
elemanların girişinden
içeriye doğru IIH akımı
akar.
Bu akımların toplamı
diğer elemanın
çıkışından çekilecektir.
IOH < ΣIIH
IIH
Q3
VOH
Q4
IOH akımı çok artarsa VOH = VCC – (VCE(Q3) + IOH* (R+RQ3))
bağıntısından da anlaşıldığı gibi VOH azalır ve lojik ‘1’ olarak kabul
edilen gerilim değerinin altına düşer.
VOH > VIHmin koşulu sağlanmalıdır.
Bir elemanın çıkış yelpazesi, LOW ve HIGH konumları için hesaplanan değerlerden küçük olana eşittir.
TTL elemanlara ait VOH, VOL, VIH, VIL, IOH, IOL, IIH, IIL gibi değerler bu elemanların
kataloglarında yer almaktadır.
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.7
Sayısal Devreler (Lojik Devreleri)
CMOS (Complementary MOS) Lojiği Ailesi
MOS FET (Metal-Oxide Semiconductor Field-Effect Transistör) kullanılır.
Lojik bağlaçlarda kullanılan MOS transistörler birer ayarlı direnç gibi düşünülebilir.
Drain
Gate-Source (VGS)arasına uygulanan gerilime göre Drain
Source (RDS)arasındaki direnç değişir.
Transistör tıkamadayken RDS ≥ 1MΩ
Transistör iletimdeyken RDS ≤ 10Ω
Gate
Source
İki tip MOS transistör vardır.
a) n kanallı MOS: NMOS.
b) p kanallı MOS: PMOS.
VGS
dra in
ga te
+
sou rce
V
GS
-
VGS arttıkça RDS direnci azalır.
Normalde: VGS ≥ 0V
http://akademi.itu.edu.tr/buzluca
+
gate
−
source
dra in
VGS azaldıkça RDS direnci azalır.
Normalde: VGS ≤ 0V
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.8
Sayısal Devreler (Lojik Devreleri)
CMOS Tümleme Bağlacı
VDD = +5.0 V
IN
OUT
Q2
(p-channel )
VOUT
Q1
V IN
(n-channel )
V IN
Q1
Q2
VOUT
0.0 (L)
5.0 (H)
off
on
on
off
5.0 (H)
0.0 (L)
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.9
Sayısal Devreler (Lojik Devreleri)
CMOS Tümleme Bağlacının Anahtar Modeli
VD D = +5.0 V
Q2
(p-cha nne l)
0 = 1 Durumu:
VDD = +5.0 V
Q1
VIN
(n-cha nne l)
VIN Low ise
İletimde (ON)
VOUT
VIN High ise
İletimde (ON)
1 = 0 Durumu:
VDD = +5.0 V
IOH
V IN = L
VOUT = H
V IN = H
VOUT = L
IOL
http://akademi.itu.edu.tr/buzluca
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.10
Sayısal Devreler (Lojik Devreleri)
CMOS TVE (NAND) Bağlacı
A
B
VDD
Q2
Z
Q4
A B
Q1 Q2 Q3 Q4
Z
L
L
H
H
off
off
on
on
H
H
H
L
Z
A
Q1
B
Q3
L
H
L
H
on
on
off
off
off
on
off
on
on
off
on
off
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.11
Sayısal Devreler (Lojik Devreleri)
CMOS TVE (NAND) Bağlacı Anahtar Modeli
VDD
VDD
Z =H
VDD
Z =H
Z =L
A =L
A=H
A=H
B =L
B =L
B =H
0 TVE 0 = 1
http://akademi.itu.edu.tr/buzluca
0 TVE 1 = 1
1 TVE 1 = 0
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.12
Sayısal Devreler (Lojik Devreleri)
CMOS TVEYA (NOR) Bağlacı
VDD
A
Q2
B
Q4
A
B
Z
Z
Q1
Q3
A B
Q1 Q2 Q3 Q4
Z
L
L
H
H
off
off
on
on
H
L
L
L
L
H
L
H
on
on
off
off
off
on
off
on
on
off
on
off
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.13
Sayısal Devreler (Lojik Devreleri)
Üç konumlu CMOS Sürücü (Three-state Buffer)
Hatırlatma; yüksek empedans (Hi-Z) konumunda (üçüncü konum da denir) olan çıkış
devreden yalıtılmış (bağlı değilmiş gibi) olur.
VD D = +5.0 V
EN
EN
OUT
A
IF EN=HIGH THEN OUT=A
IF EN=LOW THEN OUT= Hi-Z
Q1
Diyagramı basitleştirmek için NAND, NOR ve
NOT işlemleri transistörler yerine soyut kapılar
şeklinde gösterilmiştir.
Gerçekte bu elemanlar 10 adet transistör ile
gerçeklenirler.
http://akademi.itu.edu.tr/buzluca
OUT
A
Q2
EN
L
L
H
H
A
L
H
L
H
Q1
off
off
on
off
Q2 OUT
off Hi-Z
off Hi-Z
on L
on H
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.14
Sayısal Devreler (Lojik Devreleri)
Üç Konumlu Ortak Yol (Three-state Common Bus)
Üç konumlu kapıların çıkışları bir ortak yol oluşturacak şekilde birbirlerine
bağlanabilirler.
Belli bir anda sadece bir birim etkinleşip yolu sürebilir.
Örnek:
Ortak yol
X
EN
EN
1
If X=0 sürücü #2 etkindir. B yola çıkar.
2
If X=1 sürücü #1 etkindir. A yola çıkar.
B
A
Ortak yol
Örnek:
X
S0
Y
S1
EN
0
1
2
3
1
EN
2
EN
EN
3
Y
0
0
1
1
4
2:4
Kod çözücü
A
B
X
0
1
0
1
Yol
A
B
C
D
D
C
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
http://akademi.itu.edu.tr/buzluca
9.15
Sayısal Devreler (Lojik Devreleri)
CMOS Lojik Gerilim Düzeyleri
CMOS devreler 5 volttan daha düşük gerilim kaynakları ile de beslenebilirler.
Lojik gerilim düzeyleri gerilim kaynağının voltajına bağlı olarak değişir.
VCC
5.0V
4.44V
VCC
VOH
VIH
3.5V
VIH
VIL
1.5V
VIL
VOL
0.5V
0.0V
VOL
GND
VOH
HIGH
0.7VCC
5-V CMOS ailesi:
ABNORMAL
0.3VCC
LOW
GND
2.5-V
CMOS ailesi:
2.5V
2.0V
1.7V
VCC
VOH
VIH
0.7V
0.4V
0.0V
VIL
VOL
http://akademi.itu.edu.tr/buzluca
GND
1.5-V
CMOS ailesi:
1.5V
1.15V
0.975V
VCC
VOH
VIH
0.525V
0.35V
VIL
VOL
0.0V
GND
©2000-2011 Yrd.Doç.Dr. Feza BUZLUCA
9.16